積分電路是一種應(yīng)用比較廣泛的模擬信號(hào)運(yùn)算電路。它是組成模擬計(jì)算機(jī)的基本單元，用以實(shí)現(xiàn)對(duì)微分方程的模擬。同時(shí)，積分電路也是控制和測(cè)量系統(tǒng)中常用的重要單元，利用其充放電過(guò)程可以實(shí)現(xiàn)延時(shí)、定時(shí)以及各種波形的產(chǎn)生。

一、電路組成

電容兩端的電壓uc與流過(guò)電容的電流ic之間存在著積分關(guān)系，即

如能使電路的輸出電壓uo與電容兩端的電壓uc成正比，而電路的輸入電壓ul與流過(guò)電容的電流ic成正比，則uo與ul之間即可成為積分運(yùn)算關(guān)系。利用理想運(yùn)放工作在線(xiàn)性區(qū)時(shí)“虛短”和“虛斷”的特點(diǎn)可以實(shí)現(xiàn)以上要求。

在上圖中，輸入電壓通過(guò)電阻R加在集成運(yùn)放的反相輸入端，并在輸出端和反相輸入端之間通過(guò)電容C引回一個(gè)深度負(fù)反饋，即可組成基本積分電路。為使集成運(yùn)放兩個(gè)輸入端對(duì)地的電阻平衡，通常使同相輸入端的電阻為R’ = R (1)可以看出，這種反相輸入基本積分電路實(shí)際上是在反相比例電路的基礎(chǔ)上將反饋回路中的電阻RF改為電容c而得到的。

由于集成運(yùn)放的反相輸大端“虛地”，故uo = - uc，可見(jiàn)輸出電壓與電容兩端電壓成正比。又由于“虛斷”，運(yùn)放反相輸入端的電流為零，則i1=ic，故u1 = i1R =icR，即輸入電壓與流過(guò)電容的電流成正比。由以上幾個(gè)表達(dá)式可得

(2)式中電阻與電容的乘積稱(chēng)為積分時(shí)間常數(shù)，通常用符號(hào)r表示，即τ=RC如果在開(kāi)始積分之前，電容兩端已經(jīng)存在一個(gè)初始電壓，則積分電路將有一個(gè)初始的輸出電壓Uo(0)，此時(shí)

(3)

二、輸入、輸出波形

(一)輸入電壓為矩形波

如果在基本積分電路的輸入端加上一個(gè)矩形波電壓，則由式(3)可知，當(dāng)t≤to時(shí)，u1=0，故uo=0;當(dāng)to《t≤t1時(shí)，uI=U1=常數(shù)，則

此時(shí)uo將隨著時(shí)間而向負(fù)方向直線(xiàn)增長(zhǎng)，增長(zhǎng)的速度與輸入電壓的幅度U1成正比，與積分時(shí)間常數(shù)RC成反比。

當(dāng)t》t1時(shí)，u1=0，由式(3)可知，此時(shí)uo將保持t=t1時(shí)的輸出電壓值不變。

(二)輸入電壓為正弦波

若u1=Umsinwt，則由式(3)可得

此時(shí)積分電路的輸出電壓是一個(gè)余弦波。uo的相位比u1領(lǐng)先90°。此時(shí)積分電路的作用是移相。

三、積分電路的誤差

在實(shí)際的積分運(yùn)算電路中，產(chǎn)生積分誤差的原因主要有以下兩個(gè)方面：

一方面是由于集成運(yùn)放不是理想特性而引起的。例如，當(dāng)u1=0地，uo也應(yīng)為零，但是由于運(yùn)放的輸入偏置電流流過(guò)積分電容，使uo逐漸上升，時(shí)間愈長(zhǎng)，誤差愈大。又如，由于集成運(yùn)放的通頻帶不夠?qū)?，使積分電路對(duì)快速變化的輸入信號(hào)反應(yīng)遲鈍，使輸出波形出現(xiàn)滯后現(xiàn)象，等等。

產(chǎn)生積分誤差的另一方面原因是由積分電容引起的。例如，當(dāng)u1回到零以后，uo應(yīng)該保持原來(lái)的數(shù)值不變，但是，由于電容存在泄漏電阻，使uo的幅值逐漸下降。又如，由于電容存在吸附效應(yīng)也將給積分電路帶來(lái)誤差，等等。